Sistemas Digitales I - Universidad ECCI 2019 I

Laboratorio 4 - Visualización en 16 segmentos. Juan Camilo Vanegas Contreras  -  juanc.vanegasc@ecci.edu.co Esquemático usado para el visualizador de nombre en el display led de 16 segmentos.   Foto del funcionamiento con el Aval del docente. Se tuvo en cuenta el siguiente procedimiento:          -) Ajustar el contador para que realice el cambio con cada pulso.          -) Ajustar el módulo conversor paralelo serie.          -) Configurar las posiciones de memoria para el modulo ROM de acuerdo a las letras que se repiten a lo largo de la cadena a mostrar, puesto que se puede ahorrar posiciones de memoria y por lo tanto recursos de sistema.

Laboratorio 3 - Memoria ROM Juan Camilo Vanegas Contreras  -  juanc.vanegasc@ecci.edu.co Esquemático usado para la practica. Foto del funcionamiento con el Aval del docente. Se tuvo en cuenta el siguiente procedimiento:          - )  Calcular el tiempo del reloj que cambia el flanco de entrada al Flip-Flop_1          -)  Ajustar el módulo conversor paralelo serie.          -)  Configurar las posiciones de memoria para el modulo ROM.

Laboratorio 2 - Decodificador Alfa-numérico. Juan Camilo Vanegas Contreras  -  juanc.vanegasc@ecci.edu.co Esquemático usado para el decodificador   Foto del funcionamiento con el Aval del docente. Se tuvo en cuenta el siguiente procedimiento:          -) Realizar la tabla de verdad para el conversor.          -) Insertar la tabla de verdad en el software BOOLE para conseguir el archivo .vhd          -) Crear el proyecto en Xilinx Ise          -) Crear un schematic con el cual se va a generar el archivo .bit el cual se compila en la tarjeta          -) Programar la FPGA.          -) Configurar e Implementar el Display de 16 segmentos el cual permitiera visualizar la programación del decodificador en la FPGA.